可逆逻辑电路综合及可测性设计技术【2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载】

可逆逻辑电路综合及可测性设计技术PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 概述1

1.1集成电路技术的发展和研究目标3

1.1.1集成电路发展带来的挑战3

1.1.2研究意义和研究目标5

1.2国内外的研究现状8

1.2.1低功耗电路结构8

1.2.2低功耗性能分析12

1.3本书的研究内容17

第2章 集成电路低功耗设计概述21

2.1集成电路功耗的组成23

2.2集成电路低功耗设计方法28

2.2.1集成电路的功耗分析28

2.2.2低功耗设计方法32

2.2.3不同层次的低功耗设计技术38

2.3本章小结40

第3章 可逆逻辑电路41

3.1引言43

3.2可逆45

3.3可逆逻辑门46

3.3.1 NOT逻辑门46

3.3.2 CNOT逻辑门47

3.3.3 （2-bit） Toffoli逻辑门47

3.3.4 （m-bit） Toffoli逻辑门49

3.3.5交换门50

3.3.6控制交换门51

3.4本章小结52

第4章 可逆电路的符号综合方法53

4.1引言55

4.2不可逆逻辑的可逆化56

4.3模板匹配法60

4.4符号综合方法65

4.4.1数学模型67

4.4.2符号代数方法73

4.4.3缩减时延77

4.4.4成本函数79

4.4.5减少垃圾线79

4.4.6算法描述80

4.4.7实验结果81

4.5本章小结84

第5章 考虑串扰的可逆电路综合85

5.1引言87

5.2串扰时延模型88

5.2.1串扰计算88

5.2.2串扰时延模型91

5.3交换线间排列92

5.4成本函数CF的确定93

5.5综合算法94

5.6实验结果96

5.7本章小结106

第6章 工艺参数变动下可逆电路的时延和漏功耗分析109

6.1引言111

6.2工艺参数变动下的时延分析115

6.2.1加法ADD操作118

6.2.2取最大值MAX操作118

6.3工艺参数变动下的漏功耗分析124

6.4实验结果128

6.5本章小结131

第7章 工艺参数变动下可逆电路的层次化性能分析133

7.1引言135

7.2层次模型137

7.3物理级和逻辑级的详细分析138

7.4层次化性能分析139

7.4.1层次化方差分析139

7.4.2 CH（相关系数-海森矩阵）参数约简方法141

7.5探索时空参数下的高次模型拟合143

7.5.1时空参数分析144

7.5.2空间参数分析145

7.6实验结果150

7.7本章小结153

第8章 可逆电路的测试综合方法155

8.1引言157

8.2经典电路的测试技术158

8.2.1故障类型及建模158

8.2.2故障模拟161

8.2.3自动测试向量生成方法164

8.2.4扫描设计170

8.3可逆逻辑电路的可测性设计方法182

8.3.1可测性可逆逻辑的基本概念183

8.3.2构造可逆电路可测性实现的分析算法186

8.3.3实验结果200

8.4内建自测试203

8.4.1伪随机序列生成电路205

8.4.2 LFSR序列与反馈多项式的关系206

8.4.3 LFSR序列特性209

8.4.4伪随机序列电路的设计211

8.5本章小结213

结语215

附录219

附录1术语表221

附录2 Grobner基225

附录3典型的可逆电路综合算法232

附录4实验所用到的部分可逆电路[106]255

参考文献281

后记320